7nm不是工艺的终点，而是物理上的天花板。做个小于7nm的东西其实不难，用电子束光刻（ebeam lith）就行，但问题是，硅晶体管做到7nm以下后，中间隔的原子层数太少了，量子隧穿效应就会让漏电问题严重到无法忽略，这样的晶体管根本没法用。
芯片上集成的晶体管太多了，每个晶体管的栅极控制着电流能不能从源极流向漏极，而源极和漏极之间是通过硅连接的。随着晶体管尺寸缩小，源极和漏极之间的沟道也跟着变短，当短到一定程度时，量子隧穿效应就会更容易发生。这样一来，晶体管就失去了开关的作用，逻辑电路也就没法正常工作了。2016年有篇网上的文章说，用现有硅材料的芯片，如果晶体管栅长低于7nm，电子就很容易出现量子隧穿效应，这对芯片制造商是个巨大挑战。所以，7nm可能是硅芯片在物理层面的一个极限，但不一定绝对。
目前半导体行业肯定是先改结构来应对，但从理论上讲，每十年降低60mV这个极限是现阶段半导体无法突破的。真正的下一代半导体肯定会基于完全不同的工作原理，不管是TFET、MIFET还是其他什么原理，肯定都会取代现有的半导体技术。
难点和问题
半导体制冷技术挺复杂的，里面涉及一堆参数，随便一个都会影响制冷效果。比如实验室研究时，噪声太大就会干扰实验环境。因为这种技术是基于粒子效应的，而且还有可逆性，所以在应用中冷热端会产生很大温差，这也会影响制冷效果。
1. 半导体材料的优质系数提升不上来，直接影响技术应用。
2. 冷端和热端散热系统的优化设计还停留在理论阶段，实际应用中作用不大，导致整个技术没法按需求提升。
3. 这个技术在其他领域的应用受限，研究也没从实际应用出发，所以扩展很难。
4. 在市场经济环境下，想让这项技术发展得好，还得考虑各种因素，只有把这些都搞定，才能让技术真正发挥作用。
芯片上集成的晶体管太多了，每个晶体管的栅极控制着电流能不能从源极流向漏极，而源极和漏极之间是通过硅连接的。随着晶体管尺寸缩小，源极和漏极之间的沟道也跟着变短，当短到一定程度时，量子隧穿效应就会更容易发生。这样一来，晶体管就失去了开关的作用，逻辑电路也就没法正常工作了。2016年有篇网上的文章说，用现有硅材料的芯片，如果晶体管栅长低于7nm，电子就很容易出现量子隧穿效应，这对芯片制造商是个巨大挑战。所以，7nm可能是硅芯片在物理层面的一个极限，但不一定绝对。
目前半导体行业肯定是先改结构来应对，但从理论上讲，每十年降低60mV这个极限是现阶段半导体无法突破的。真正的下一代半导体肯定会基于完全不同的工作原理，不管是TFET、MIFET还是其他什么原理，肯定都会取代现有的半导体技术。
难点和问题
半导体制冷技术挺复杂的，里面涉及一堆参数，随便一个都会影响制冷效果。比如实验室研究时，噪声太大就会干扰实验环境。因为这种技术是基于粒子效应的，而且还有可逆性，所以在应用中冷热端会产生很大温差，这也会影响制冷效果。
1. 半导体材料的优质系数提升不上来，直接影响技术应用。
2. 冷端和热端散热系统的优化设计还停留在理论阶段，实际应用中作用不大，导致整个技术没法按需求提升。
3. 这个技术在其他领域的应用受限，研究也没从实际应用出发，所以扩展很难。
4. 在市场经济环境下，想让这项技术发展得好，还得考虑各种因素，只有把这些都搞定，才能让技术真正发挥作用。